

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 62-154768

(43)Date of publication of application : 09.07.1987

(51)Int.Cl.

H01L 23/48

H01L 21/88

(21)Application number : 60-292699

(71)Applicant : HITACHI MICRO COMPUT ENG LTD  
HITACHI LTD

(22)Date of filing : 27.12.1985


(72)Inventor : TOMOSAWA AKIHIRO  
NAGAI SHINICHI  
HIRASAWA KEIJI  
SAKAMOTO ISAO  
MEGURO HIDEO  
NAGASAWA KOICHI  
HARA YUJI  
UCHIDA KEN

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57)Abstract:

**PURPOSE:** To improve electrical connectivity of the external electrodes and external leads of a semiconductor chip, by providing a plurality of through holes in the external electrodes, which are arranged on an insulating film on a semiconductor substrate.

**CONSTITUTION:** External electrodes 14 are arranged on an insulating film 12 on a semiconductor substrate 1. A plurality of through holes 15 are provided from the upper surface to the back surface in said external electrodes 14. For example, an MISFET is formed on the semiconductor substrate 1 comprising single crystal silicon. Probe checking pads 8P are arranged on a field insulating film 2 at the peripheral part of the substrate 1. A polyimide resin is applied thereon, and the insulating film 12 is provided. The bonding pads 14 are arranged on the specified positions of the film 12. A plurality of the through holes, which penetrate from the upper surface to the back surface, are provided in each bonding pad 14. The through holes 15 has a rectangular shape, which is straightly extended from the end part on the side of a contact hole of the bonding pad 14 to the end part on the opposite side of the connecting hole 13. This is an example of the ptttern of the hole 15.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision  
of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

昭62-154768

⑪ Int.Cl.<sup>4</sup>

識別記号

庁内整理番号

⑬ 公開 昭和62年(1987)7月9日

H 01 L 23/48  
21/88

6732-5F  
6708-5F

審査請求 未請求 発明の数 1 (全7頁)

⑭ 発明の名称 半導体集積回路装置

⑮ 特 願 昭60-292699

⑯ 出 願 昭60(1985)12月27日

⑰ 発 明 者 友 沢 明 弘 小平市上水本町1479番地 日立マイクロコンピュータエンジニアリング株式会社内

⑱ 発 明 者 永 井 慎 一 小平市上水本町1479番地 日立マイクロコンピュータエンジニアリング株式会社内

⑲ 出 願 人 日立マイクロコンピュータエンジニアリング株式会社  
小平市上水本町1479番地

⑳ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

㉑ 代 理 人 弁理士 小川 勝男 外1名  
最終頁に続く

明 細 書

発明の名称 半導体集積回路装置

特許請求の範囲

1. 半導体基板上の絶縁膜の上に配置した外部電極に、その外部電極の裏面から裏面まで貫通する複数の貫通孔を設けたことを特徴とする半導体集積回路装置。

2. 前記絶縁膜はポリイミド樹脂であることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。

3. 前記外部電極は、半導体集積回路装置の電気的特性試験用電極とは別に設けたものであることを特徴とする特許請求の範囲第1項又は第2項記載の半導体集積回路装置。

4. 前記外部電極の貫通孔は、長形状のスリットであることを特徴とする特許請求の範囲第1項又は第2項記載の半導体集積回路装置。

5. 前記外部電極の複数の貫通孔をマトリックス状に配置して、前記外部電極を網の目状にしたことを特徴とする特許請求の範囲第1項又は第2項

記載の半導体集積回路装置。

6. 前記外部電極の複数の貫通孔のそれぞれの中に、前記外部電極と同一材料からなる島状の被着部材を設けたことを特徴とする特許請求の範囲第1項又は第2項記載の半導体集積回路装置。

発明の詳細な説明

〔技術分野〕

本発明は、半導体集積回路装置に関するものであり、特に、半導体集積回路装置の電極に適用して有効な技術に関するものである。

〔背景技術〕

マイクロコンピュータ又はメモリ等のチップをプリント基板等に直接マウントし、モジュールを形成することが考えられている。チップと基板との配線とは、リード又はボンディングワイヤ等の外部リードによって、電気的に接続する必要がある。このために、チップ上には外部端子としての(ボンディング)パッドが設けられる。

本発明者は、チップの最終保護膜上にパッドを設けた場合について検討した結果、次の問題点を

見出した。すなわち、チップに対して、そのウエーハ製造工程において、種々の加熱がなされる。この加熱工程において、最終保護膜をポリイミド樹脂で形成した場合、パッドが剥離したりすることがわかった。このため、ボンディング等を良好に行うことが難しい。

なお、プリント基板上に直接、チップをマウントした例は、例えば、日経マグロウヒル社発行、日経エレクトロニクス、1981年3月2日号、p138~140に示されている。

#### 〔発明の目的〕

本発明の目的は、半導体チップの外部電極と外部リードの電気的接続性を向上することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにするであろう。

#### 〔発明の概要〕

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

MISFETは、多結晶シリコン膜からなるゲート電極6、酸化シリコン膜からなるゲート絶縁膜5及びソース、ドレイン領域であるn型半導体領域4からなる。なお、ゲート電極6は、多結晶シリコン膜に限定されるものではなく、例えば多結晶シリコン膜の上にMo、W、Ta、Ti等の高融点金属膜又はそのシリサイド膜を設けた2層膜としてもよい。また、前記高融点金属膜又はそのシリサイド膜のみでゲート電極6を構成してもよい。

MISFETを置ように基板1上にリンシリケートガラス(PSG)膜からなる絶縁膜7を設けている。MISFETのソース、ドレイン領域、すなわちn型半導体領域4の上の部分のゲート絶縁膜5及び絶縁膜7を選択的に除去して接続孔9を形成している。絶縁膜7の上には、1層目のアルミニウム層からなる導電層8が形成される。導電層8は、ソース、ドレイン領域であるn型半導体領域4に前記接続孔9を通して接続している。導電層8は、n型半導体領域4に電源電位Vcc

すなわち、半導体集積回路装置の外部電極に複数の貫通孔を設けて前記外部電極と、その外部電極に接続する外部リードとの接続性を向上したものである。

以下、本発明の構成について、実施例とともに説明する。

#### 〔実施例1〕

第1図はチップの平面図、第2図はチップのボンディングパッド近辺の断面の模写図、第3図はボンディングパッドの平面図である。なお、第1図、第3図はボンディングパッドの構成を見易くするため、フィールド絶縁膜以外の絶縁膜を図示していない。

第1図に示すように、本実施例のチップはp型単結晶シリコンからなる半導体基板1に構成してある。基板1の表面に形成された素子分離領域としての酸化シリコン膜からなるフィールド絶縁膜2と、このフィールド絶縁膜2の下にp型チャネルストップ領域3とによって、MISFET等の半導体素子を設けるための素子領域が規定される。

(例えば5[V])又は回路の接地電位Vss(例えば0[V])を印加し、あるいはMISFET間を電気的に接続している。また、導電層8はプローブ検査用パッド8Pを構成する。

本実施例では、1層目のアルミニウム層からなるプローブ検査用パッド8Pをチップ、すなわち基板1の外周部のフィールド絶縁膜2の上に40個程度配置している。プローブ検査用パッド8Pの一辺の長さは、100μm程度である。プローブ検査用パッド8Pは、製造工程の最終段階で行なわれるプローブ検査、すなわちチップの電気的特性を試験するための電極として用いる。プローブ検査用パッド8Pの膜厚は、1μm程度である。また、プローブ検査用パッド8Pは、例えば、MISFETのドレイン領域であるn型半導体領域4に接続孔9Aを通して接続している。

プローブ検査用パッド8P及び導電層8をプラズマCVDによる窒化シリコン膜からなる絶縁膜11が覆っている。絶縁膜11の膜厚は、1μm程度である。

絶縁膜11のプローブ検査用パッド8Pの上の部分を選択的に除去して開口10を形成している。この開口10を通してテストのプローブをプローブ検査用パッド8Pに当てる。

絶縁膜11の上に有機膜、例えばポリイミド膜を塗布して形成した絶縁膜12を設けている。絶縁膜12の膜厚は、例えばフィールド絶縁膜2のプローブ検査用パッド8Pが設けられていない部分の上が $2\mu\text{m}$ 程度になっている。絶縁膜12に塗布した有機膜を用いて、後述するようにその絶縁膜12の上に載置されるボンディングパッド14の表面の平坦性を向上している。絶縁膜12は、開口10において絶縁膜11から露出しているプローブ検査用パッド8Pの上面を覆っている。なお、この絶縁膜12は、必ずしもパッド8Pを覆う必要はなく、開口10は開口13と略同一形状であってよい。また、絶縁膜11に対し開口10と13とを同一工程で形成しておき、絶縁膜12に対し開口13に対応しこれより大きい開口を新に設けてもよい。

ボンディングパッド14との接続が容易になっている。ボンディングパッド14の一辺の長さは $1\sim 2\text{mm}$ 程度である。ボンディングパッド14をプローブ検査用パッド8Pより大きくして、導電性リード17とボンディングパッド14との合せ余裕を大きくする。また、ボンディングに高精度の技術や装置を必要としないようにしている。

なお、ボンディングパッド14の個数は6個に限定されるものではない。

第1図及び第2図に示すように、各々のボンディングパッド14にその表面から裏面まで貫通する複数の貫通孔15を設けている。ここで、前記表面とは、ボンディングパッド14の導電性リード17が接続される側の面であり、裏面とは絶縁膜12に被着する側の面である。貫通孔15は、ボンディングパッド14の下の主として絶縁膜12(ポリイミド膜)から突出するガスを抜くためのものである。

第3図に示すように、1つの貫通孔15は、そのパターンがボンディングパッド14の接続孔1

絶縁膜12の上の所定位置に、基板1上の最上層のアルミニウム層(本実施例では第2層目)からなるボンディングパッド14を6個配置している。このように、ボンディングパッド14をプローブ検査用パッド8Pとは別に設けて、テストのプローブによるボンディングパッド14の破壊を防止している。ボンディングパッド15の膜厚は $1\mu\text{m}$ 程度である。ボンディングパッド14は、基板1のMISFET等の半導体素子が設けられる領域、すなわち素子形成領域(アクティブ領域)の上に設けてある。ボンディングパッド14は、40個の中から選択された6個のプローブ検査用パッド8Pに導電層8を通して接続している。ボンディングパッド14と導電層8は、絶縁膜11及び絶縁膜12を選択的に除去して形成した接続孔13を通して接続している。

本実施例では、ボンディングパッド14を覆う保護膜を設けていないため、ボンディングパッド14はその全上面及び側面が露出している。このため、導電性リード17(第4図参照)と、ボン

3側の端部からその接続孔13側と反対側の端部まで直線的に延びる長方形状をしている。換言すれば、ボンディングパッド14は、1枚の板状のアルミニウム層の中を等間隔ごとに長方形状に打ち抜いた形状をしている。あるいは、ボンディングパッド14は、複数の長方形状のアルミニウム層を等間隔で配置し、それら複数のアルミニウム層の端部を一体化した形状をしている。前記貫通孔15の形状は、ボンディングパッド14を構成しているアルミニウム層によって規定されている。第3図には図示していないが、貫通孔15から絶縁膜12が露出している。1つのボンディングパッド14を構成している各々のアルミニウム層の幅aは、 $20\sim 30\mu\text{m}$ 程度になっている。したがって、貫通孔15の間隔も $20\sim 30\mu\text{m}$ 程度になっている。貫通孔15の幅、すなわち貫通孔15の形状を規定している各々のアルミニウム層の間の間隔は、特に限定する必要はない。

絶縁膜12は有機膜からなるため、製造工程中に加わる熱、例えば超音波ボンディング工程、ボ

ボンディングパッド14を形成するためのアルミニウム層を基板1上に形成した後のH<sub>2</sub>アニール工程、基板1の裏面に被着した酸化シリコン膜、多結晶シリコン膜等を削るためのバックグラインド工程中にガスを突出する。このガスによってボンディングパッド14が盛り上ったり割れたりする。しかし、ボンディングパッド14に前記貫通孔15を設けたことにより、ガスを貫通孔15から抜くことができる。

次に、チップ1を内蔵したモジュールの構成を説明する。

第4図は、チップ(基板1)を内蔵したモジュールの断面の模写図である。

第4図において、21は例えばガラス繊維入りエポキシ樹脂からなるプリント基板であり、チップ(基板1)を内蔵している。17は例えば銅合金からなる導電性リード(外部リード)であり、この導電性リード17によってチップ(基板1)のボンディングパッド14とプリント基板21の電極19を接続している。導電性リード17はそ

の上面がキャリアテープ18に接着しており、また下面はボンディングパッド14に接着している。20は樹脂からなる表面材であり、この表面材20によってチップ1を封止している。

本実施例では、第2図に示すように、導電性リード17を金(Au)、銀(Ag)等からなる導電性ペースト16によってボンディングパッド14に接着している。導電性ペースト16は、貫通孔15を埋込み、ボンディングパッド14の上面のみならず側面とも接着する。このため、導電性リード17とボンディングパッド14との接合面積が増加する。

本実施例では、最上層の絶縁膜12にポリイミド等の有機膜を用いたが、絶縁膜12は、プラズマCVDによる酸化シリコン膜、窒化シリコン膜を用いてもよい。この酸化シリコン膜、窒化シリコン膜等であっても、接合孔13の形成時のスパッタエッチング、ボンディングパッド14となるアルミニウム層を形成するためのスパッタ時等にガスを吸蔵し、その吸蔵したガスをH<sub>2</sub>アニール

時、バックグラインド時、レジスト塗布時に突出する。したがって、ボンディングパッド14の貫通孔15は、最上層の絶縁膜12に酸化シリコン膜、窒化シリコン膜を用いた場合にも有効である。

#### 〔実施例Ⅱ〕

第5図は実施例Ⅱのボンディングパッド14の平面図である。なお、第5図はボンディングパッド14の構成を見易くするため、最上層の絶縁膜12以外の絶縁膜を図示していない。

実施例Ⅱは、ボンディングパッド14を網の目状にしてガス突出による盛り上りを防止するとともに、ボンディングパッド14の機械的強度を向上したものである。

第5図に示すように、本実施例のそれぞれの貫通孔15のパターンは、正方形状をしており、1つのボンディングパッド14に複数設けてある。複数の貫通孔15は、規則的にマトリックス状に配置してある。このため、ボンディングパッド14が網の目状になっている。換言すれば、ボンディングパッド14は、1枚の板状のアルミニウム

層の中の複数の箇所を正方形状に打ち抜いた形状になっている。なお、第5図の符号15に付した引き出し線は、貫通孔15を示している。ボンディングパッド14の下に絶縁膜12が、貫通孔15から露出している。この貫通孔15から露出している絶縁膜12には、符号12を付していない。ボンディングパッド14において、矢印aと矢印bの間のアルミニウム層の幅、すなわち貫通孔15の間の距離は、20～30μm程度になっている。それ以外のアルミニウム層の幅も20～30μm程度である。正方形状の貫通孔15の一辺の長さは、特に限定する必要はない。絶縁膜12から突出するガスを外部雰囲気中に放出できる程度の大きさがあればよい。

以上の説明のように、ボンディングパッド14を網の目状にしたことにより、第2図に示した導電性ペースト16とボンディングパッド14との接着面積がさらに増加する。また、ボンディングパッド14を網の目状にしたことにより、接合孔13側の端部と、接合孔13と反対側の端部とを

結ぶ方向において、弓形に曲げようとする応力に対する機械的強度が強くなっている。同様に、前記接続孔13側の端部と、接続孔13と反対側の端部とを結ぶ方向と交差する方向において、弓形に曲げようとする応力に対する機械的強度が強くなっている。

#### 【実施例Ⅲ】

第6図は実施例Ⅲのボンディングパッド14の平面図、第7図はチップのボンディングパッド14の近辺の断面の模写図である。なお、第6図は最上層の絶縁膜12以外の絶縁膜を図示していない。

実施例Ⅲは、ボンディングパッド14の貫通孔15内に被着性部材22を設けて導電性リード17とボンディングパッド14の主に機械的被着性を向上したものである。

第6図及び第7図に示すように、正形状のパターンをした貫通孔15を複数マトリックス状に配置している。貫通孔15の間の間隔は20～30μm程度になっている。各々の貫通孔15内に、

ボンディングパッド14と導電性リード17の被着性を向上するために、ボンディングパッド14と同一金属、すなわちアルミニウム層からなる被着部材22を設けている。被着部材22のパターンは、正形状をしている。被着部材22の底面は絶縁膜12に被着している。被着部材22の膜厚は、ボンディングパッド14と同じである。被着部材22と実質的なボンディングパッド14であるアルミニウム層の間が貫通孔15である。すなわち、貫通孔15の形状は被着部材22とボンディングパッド14によって規定されている。貫通孔15から絶縁膜12が露出している。

以上の説明のように、貫通孔15内に被着部材22を設けることによって、導電性リード17の被着面積の増加を図っている。

#### 【効果】

以上、本願によって開示された新規な技術によれば、次の効果を得ることができる。

(1)、ボンディングパッドをプローブ検査用パッドとは別に設けたことにより、テスターのプロ

ーブによってボンディングパッドが傷付くことがないので、ボンディングパッドと導電性リードの接続性を向上できる。

(2)、素子形成領域に設けた一辺が数mm程度の大きなボンディングパッドに複数の貫通孔を設けたことにより、ボンディングパッドの下の絶縁膜から突出するガスが前記貫通孔を通して外部雰囲気中へ抜けるので、前記ガスによるボンディングパッドの盛り上がり、剥れがなくなり、ボンディングパッドと絶縁膜の被着性を向上することができる。

(3)、前記(2)により、ボンディングパッドと導電性リードの接着面積がボンディングパッドの盛り上がりや剥れによって減少することがないので、ボンディングパッドと導電性リードの間の被着性を向上することができる。

(4)、正形状の貫通孔をマトリックス状に配置してボンディングパッドを網の目状にしたことにより、ボンディングパッドに加わる曲げ応力に対して強い方向と弱い方向がなく、どの方向に対

しても強くなるので、ボンディングパッドの機械的強度を向上することができる。

(5)、貫通孔内にボンディングパッドと同一材料からなる被着部材を設けたことにより、導電性リードがボンディングパッドに被着するとともに前記被着部材を介して絶縁膜とも被着するので、導電性リードの被着性を向上することができる。

以上、本発明を実施例にもとずき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能であることはいうまでもない。

#### 図面の簡単な説明

第1図はチップの平面図、

第2図はチップの断面図、

第3図はボンディングパッドの平面図、

第4図はモジュールの断面図、

第5図は実施例Ⅱのボンディングパッドの平面図、

第6図は実施例Ⅲのボンディングパッドの平面図。




第7図はチップの断面図である。

1…基板、2…フィールド絶 膜、3、4…半  
導体領域、5、7、11、12…絶縁膜、6、8、  
8P、16、17、19…導電層、9、9A、  
13…接続孔、10…開孔、14…ボンディング  
パッド、15…ガス抜き貫通孔、18…キャリ  
アテープ、20…表面材、21…プリント基板、  
22…接着部材。


代理人 弁理士 小川勝男




第 3 図




第 4 図




第 5 図




第 1 図




第 2 図



第 6 図



第 7 図



第1頁の続き

⑬発 明 者	平 澤	慶 治	小平市上水本町1479番地	日立マイクロコンピュータエンジニアリング株式会社内
⑭発 明 者	坂 本	功	高崎市西横手町111番地	株式会社日立製作所高崎工場内
⑮発 明 者	目 黒	英 男	小平市上水本町1450番地	株式会社日立製作所武蔵工場内
⑯発 明 者	長 沢	幸 一	小平市上水本町1450番地	株式会社日立製作所武蔵工場内
⑰発 明 者	原 内	雄 次	小平市上水本町1450番地	株式会社日立製作所武蔵工場内
⑱発 明 者	田 内	憲	小平市上水本町1450番地	株式会社日立製作所武蔵工場内